JEDEC Solid State Technology Association ใกล้พัฒนามาตรฐาน Standard Package High Bandwidth Memory (SPHBM4) เสร็จสิ้นในเวลาอันใกล้นี้

JEDEC Solid State Technology Association ใกล้พัฒนามาตรฐาน Standard Package High Bandwidth Memory (SPHBM4) เสร็จสิ้นในเวลาอันใกล้นี้

โดยอุปกรณ์ SPHBM4 มีลักษณะใกล้เคียงกับหน่วยความจำ HBM4 ที่นิยมใช้ในตัวเร่งประมวลผลด้านปัญญาประดิษฐ์ (AI Accelerators) โดยใช้ DRAM die ชุดเดียวกัน แต่เปลี่ยนมาใช้ interface base die แบบใหม่ ซึ่งสามารถติดตั้งบน แผ่นซับสเตรตแบบออร์แกนิกมาตรฐาน ได้ ในขณะที่ HBM4 แบบดั้งเดิมมักติดตั้งบน ซับสเตรตซิลิคอน

โดยการพัฒนา SPHBM4 จะให้แบนด์วิดท์รวมเท่ากับ HBM4 แต่ใช้จำนวนพินน้อยกว่า ด้วยการทำงานที่ความถี่สูงกว่า ซึ่งอินเทอร์เฟซของ HBM4 จะมีสัญญาณข้อมูล 2,048 เส้น ขณะที่มาตรฐาน SPHBM4 จะกำหนดสัญญาณข้อมูลเพียง 512 เส้น และใช้เทคนิค 4:1 serialization เพื่อให้ได้แบนด์วิดท์เท่ากัน การเปลี่ยนแปลงนี้ช่วยให้สามารถใช้ระยะห่างของบัมพ์ (bump pitch) ที่กว้างขึ้น ซึ่งเหมาะสำหรับการเชื่อมต่อกับซับสเตรตแบบออร์แกนิก